홈 탐색 도움말
가입하기 로그인
farooqkz
/
Trinary
Watch 1
Star 0
포크 0
파일 이슈 0 풀 리퀘스트 0 위키
브렌치: master
브랜치 태그
Trinary
/
circuits
Jeff Connelly d46c59be12 Shorten simulation time by 5/2 for clock_gen_test. 16 년 전
..
.gitignore 3010cc7892 Permissions Changes 16 년 전
INPUT_A.txt 733954ace9 Change the remaining circuits from microsecond to nanoscale time scale, 16 년 전
INPUT_B.txt 733954ace9 Change the remaining circuits from microsecond to nanoscale time scale, 16 년 전
alu-fast.asc 8bf16f88b2 The behavioral ALU model, alu-fast, now works. 16 년 전
alu-fast.asy d14abb6cf0 Add alu-fast, a behavorial model of a comparing ALU. Not working. 16 년 전
alu-fast_test.asc a0643e4f62 Partially fix alu, by slowing down the transitions. 16 년 전
alu-fast_test.plt 8bf16f88b2 The behavioral ALU model, alu-fast, now works. 16 년 전
alu.asc 05c7b1ee58 Improve names of components in main.asc and alu.asc. 16 년 전
alu.asy 400a66a116 Fix the ALU and properly test it (including difference, not just sign output). 16 년 전
alu_test.asc 400a66a116 Fix the ALU and properly test it (including difference, not just sign output). 16 년 전
alu_test.plt 400a66a116 Fix the ALU and properly test it (including difference, not just sign output). 16 년 전
clock_gen-fast.asc 6c1cb50931 Update comments about clock gen. 16 년 전
clock_gen-fast.asy 3f171c1e01 Move the inverter out of the clock generator (both versions) and into main. 16 년 전
clock_gen-fast_test.asc 7eaa408938 Rename clock_gen with PULSE voltage source to clock_gen-fast, since it is. 16 년 전
clock_gen-fast_test.plt 7eaa408938 Rename clock_gen with PULSE voltage source to clock_gen-fast, since it is. 16 년 전
clock_gen.asc 6c1cb50931 Update comments about clock gen. 16 년 전
clock_gen.asy 3f171c1e01 Move the inverter out of the clock generator (both versions) and into main. 16 년 전
clock_gen_test.asc d46c59be12 Shorten simulation time by 5/2 for clock_gen_test. 16 년 전
clock_gen_test.plt 588d5f2c54 Fix clock_gen_test.asc file. 16 년 전
control_parts.asc 31b02a7555 Correctly name the 1:3 decoder (was incorrectly named as a 3:1 decoder). 16 년 전
cycle_up_instance.asc 22d54879f8 Add instances of cycle_up, decoder, inverter, and min used for logic board creation. 16 년 전
decoder1-3.asc 873fda810b Add notes about more efficient implementations of 1:3 decoder and 9:3 mux. 16 년 전
decoder1-3.asy 31b02a7555 Correctly name the 1:3 decoder (was incorrectly named as a 3:1 decoder). 16 년 전
decoder1-3_test.asc 31b02a7555 Correctly name the 1:3 decoder (was incorrectly named as a 3:1 decoder). 16 년 전
decoder1-3_test.plt 31b02a7555 Correctly name the 1:3 decoder (was incorrectly named as a 3:1 decoder). 16 년 전
decoder_instance.asc 22d54879f8 Add instances of cycle_up, decoder, inverter, and min used for logic board creation. 16 년 전
diode_test.asc dc2be664ad Add symbols, subcircuits, and a test circuit for FD and RD Gates. 16 년 전
diode_test.plt 2f6225f905 Save plot settings for FD and RD gates. 16 년 전
dtflop-et.asc 53434f58d9 In the latches and flip-flop, use diagonal wires for the cross-coupled 16 년 전
dtflop-et.asy 4b5888b176 Add an attempt at an edge-triggered D flip-flop, using an inverter and 16 년 전
dtflop-et_test.asc 4b5888b176 Add an attempt at an edge-triggered D flip-flop, using an inverter and 16 년 전
dtflop-et_test.plt 4b5888b176 Add an attempt at an edge-triggered D flip-flop, using an inverter and 16 년 전
dtflop-ms2.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
dtflop-ms2.asy 998662b26f Rename dtflop-et-ms to dtflop-ms2, everywhere. 16 년 전
dtflop-ms2_test.asc 650c5bfbb8 Export dtflop-ms2_test to SPICE netlist, with better node names. 16 년 전
dtflop-ms2_test.plt 998662b26f Rename dtflop-et-ms to dtflop-ms2, everywhere. 16 년 전
dtflop-msmo.asc 07d9594910 Rename dtflop-ms to dtflop-msmo (for Mouftah), since it has drawbacks. 16 년 전
dtflop-msmo.asy 07d9594910 Rename dtflop-ms to dtflop-msmo (for Mouftah), since it has drawbacks. 16 년 전
dtflop-msmo_test.asc ad1756634f In dtflop-msmo_test, show how dtflop-msmo and dtflop-ms2 differ. 16 년 전
dtflop-msmo_test.plt ad1756634f In dtflop-msmo_test, show how dtflop-msmo and dtflop-ms2 differ. 16 년 전
dtflop.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
dtflop.asy bb70144d49 Center all <InstName> attributes on the symbols. 16 년 전
dtflop2.asc 70fba43cc3 Add synchronous inputs to dtflop2, an experimental D-type tri-flop 16 년 전
dtflop2.asy 70fba43cc3 Add synchronous inputs to dtflop2, an experimental D-type tri-flop 16 년 전
dtflop2_test.asc 70fba43cc3 Add synchronous inputs to dtflop2, an experimental D-type tri-flop 16 년 전
dtflop2_test.plt 45a448c109 Add an experimental D-type flip-flop with asynchronous inputs. Not tested. 16 년 전
dtflop_test.asc 92f42f8e74 Add a power supply to the D-type flip-flop test circuit, and change it to 16 년 전
dtflop_test.plt 92f42f8e74 Add a power supply to the D-type flip-flop test circuit, and change it to 16 년 전
dtlatch.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
dtlatch.asy bb70144d49 Center all <InstName> attributes on the symbols. 16 년 전
dtlatch_test.asc 28ef9619ca Add a ring oscillator, built with 17 simple ternary inverters, that 16 년 전
dtlatch_test.plt 46ff8bc067 Add saved plot settings for dtflop and dtlatch, so that after simulating, 16 년 전
fd.asc 597752acff Restore FD and RD to D model again since it works, update 1/2 + & - plot settings. 16 년 전
fd.asy dc2be664ad Add symbols, subcircuits, and a test circuit for FD and RD Gates. 16 년 전
full_adder.asc 31b02a7555 Correctly name the 1:3 decoder (was incorrectly named as a 3:1 decoder). 16 년 전
full_adder.asy 971558aaf5 Add a full-adder, based on the design by Srivastava and Venkatapathy 16 년 전
full_adder_test.asc 557cc77e90 Name *-test.* to *_test.*, for consistency. 16 년 전
full_adder_test.plt 557cc77e90 Name *-test.* to *_test.*, for consistency. 16 년 전
half_adder.asc 0971f08b1e Use the fd and rd subcircuits in the half-adder, breaking it. 16 년 전
half_adder.asy 012e129f7f Rename adder to half_adder. 16 년 전
half_adder_test.asc 012e129f7f Rename adder to half_adder. 16 년 전
half_adder_test.plt 597752acff Restore FD and RD to D model again since it works, update 1/2 + & - plot settings. 16 년 전
half_subtractor.asc 3ab16959f2 Add a half-working half-subtractor. 16 년 전
half_subtractor.asy 3ab16959f2 Add a half-working half-subtractor. 16 년 전
half_subtractor_test.asc 3ab16959f2 Add a half-working half-subtractor. 16 년 전
half_subtractor_test.plt 597752acff Restore FD and RD to D model again since it works, update 1/2 + & - plot settings. 16 년 전
input_n.txt 733954ace9 Change the remaining circuits from microsecond to nanoscale time scale, 16 년 전
input_p.txt 733954ace9 Change the remaining circuits from microsecond to nanoscale time scale, 16 년 전
input_z.txt 733954ace9 Change the remaining circuits from microsecond to nanoscale time scale, 16 년 전
inverter_instance.asc 22d54879f8 Add instances of cycle_up, decoder, inverter, and min used for logic board creation. 16 년 전
logic_board.asc d616e5a932 Logic board: add 4 buffers (need 3 for ALU), and remove 3 tinv's to save space. 16 년 전
main.asc 3f171c1e01 Move the inverter out of the clock generator (both versions) and into main. 16 년 전
main.plt 3f171c1e01 Move the inverter out of the clock generator (both versions) and into main. 16 년 전
main_cmptest.asc 74ee971842 Add main architecture with cmptest instruction. 16 년 전
main_cmptest.plt 74ee971842 Add main architecture with cmptest instruction. 16 년 전
main_jmptest.asc 376ea0d90d Split main to main-jmptest, and add swrom-jmptest. 16 년 전
main_jmptest.plt 376ea0d90d Split main to main-jmptest, and add swrom-jmptest. 16 년 전
main_lwitest.asc ea1ae44eb0 TCA0 (main_lwitest): replace with latest TCA2 architecture, but without BE and CMP. 16 년 전
main_lwitest.plt ea1ae44eb0 TCA0 (main_lwitest): replace with latest TCA2 architecture, but without BE and CMP. 16 년 전
max.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
max.asy 516ea2a9b9 Add "3" to symbol dyadic gates, so it is clearer that they are trinary. 16 년 전
min.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
min.asy 516ea2a9b9 Add "3" to symbol dyadic gates, so it is clearer that they are trinary. 16 년 전
min_instance.asc 22d54879f8 Add instances of cycle_up, decoder, inverter, and min used for logic board creation. 16 년 전
mux3-1.asc 31b02a7555 Correctly name the 1:3 decoder (was incorrectly named as a 3:1 decoder). 16 년 전
mux3-1.asy ef789bccc2 In the 3:1 mux, move the S input within the symbol. 16 년 전
mux3-1_test.asc b0a37135fd Changed name of power supplies in mux3-1_test.asc 16 년 전
mux3-1_test.plt a925a08992 Save plot settings for 3:1 mux. 16 년 전
mux9-3.asc 873fda810b Add notes about more efficient implementations of 1:3 decoder and 9:3 mux. 16 년 전
mux9-3.asy 06feb8e046 Add swrom (untested). 16 년 전
nti.asc 6947b90592 Improve reference designator names for dtflop-ms and 16 년 전
nti.asy bb70144d49 Center all <InstName> attributes on the symbols. 16 년 전
pti.asc 6947b90592 Improve reference designator names for dtflop-ms and 16 년 전
pti.asy bb70144d49 Center all <InstName> attributes on the symbols. 16 년 전
pznflop.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
pznflop.asy 7895ecef8d PZN tri-flop, untested (second try). 16 년 전
pznflop_test.asc 057f8ef746 Demonstrate that pznflop (clocked) functions correctly, now that tnand3 is fixed. 16 년 전
pznflop_test.plt 057f8ef746 Demonstrate that pznflop (clocked) functions correctly, now that tnand3 is fixed. 16 년 전
pznlatch.asc 53434f58d9 In the latches and flip-flop, use diagonal wires for the cross-coupled 16 년 전
pznlatch.asy 61fe926297 Add clocked PZN flip-flop, untested. 16 년 전
pznlatch_test.asc f03b5e831a Rename pznflop to pznlatch, because one common convention now dictates that 16 년 전
pznlatch_test.plt f03b5e831a Rename pznflop to pznlatch, because one common convention now dictates that 16 년 전
rd.asc 597752acff Restore FD and RD to D model again since it works, update 1/2 + & - plot settings. 16 년 전
rd.asy dc2be664ad Add symbols, subcircuits, and a test circuit for FD and RD Gates. 16 년 전
ring_oscillator.asc 093a58aeba Remove a spurious net label. 16 년 전
ring_oscillator.plt 6e6a66c88b Make a ring oscillator with a TNAND gate to initialize it. Original 16 년 전
ring_oscillator_with_ic.asc 6e6a66c88b Make a ring oscillator with a TNAND gate to initialize it. Original 16 년 전
shift_down.asc 989124e47e Add shift down gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. 16 년 전
shift_down.asy 989124e47e Add shift down gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. 16 년 전
shift_test.asc 989124e47e Add shift down gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. 16 년 전
shift_test.plt 989124e47e Add shift down gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. 16 년 전
shift_up.asc 989124e47e Add shift down gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. gate, implemented using Mouftah's unary gates. 16 년 전
shift_up.asy d80e93413b Add a shift up gate built using Mouftah's gates (untested). 16 년 전
sp3t-1.asc d002756e2c Make trit-X files for i,0,1; which look like switches set to either i, 0, or 1. 16 년 전
sp3t-1.asy f41deba04b Reorder SP3T models pin tables to match the NKK SS14M SP3T switches. 16 년 전
sp3t-2.asc 695ef87e1c Fix sp3t-2, so that trit_test correctly simulates and finds the operating points. 16 년 전
sp3t-2.asy f41deba04b Reorder SP3T models pin tables to match the NKK SS14M SP3T switches. 16 년 전
sp3t-3.asc d002756e2c Make trit-X files for i,0,1; which look like switches set to either i, 0, or 1. 16 년 전
sp3t-3.asy f41deba04b Reorder SP3T models pin tables to match the NKK SS14M SP3T switches. 16 년 전
sp3t_test.asc d002756e2c Make trit-X files for i,0,1; which look like switches set to either i, 0, or 1. 16 년 전
sti.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
sti.asy bb70144d49 Center all <InstName> attributes on the symbols. 16 년 전
swrom-blank.asc 707e1376d2 Replace sp3t with trit-0 in swrom-blank. New models. 16 년 전
swrom-cmptest.asc 47ba6e4f70 Add cmptest, to test the CMP instruction. 16 년 전
swrom-cmptest.asy 47ba6e4f70 Add cmptest, to test the CMP instruction. 16 년 전
swrom-fast.asc 6079843376 Change swrom-fast symbol to use i, 0, and 1 instead of 0, 1, 2, 16 년 전
swrom-fast.asy e4b28cbfee Add symbol and test for behavorial model of 3x3 SWROM with guess.t loaded. 16 년 전
swrom-fast_test.asc ffe64e5f80 Change swrom-fast to accept a program given on the top-level 16 년 전
swrom-fast_test.plt e4b28cbfee Add symbol and test for behavorial model of 3x3 SWROM with guess.t loaded. 16 년 전
swrom-guess.asc 4acda26f9c Add swrom loaded with guess.t. 16 년 전
swrom-guess.asy 4acda26f9c Add swrom loaded with guess.t. 16 년 전
swrom-jmptest.asc 376ea0d90d Split main to main-jmptest, and add swrom-jmptest. 16 년 전
swrom-jmptest.asy 376ea0d90d Split main to main-jmptest, and add swrom-jmptest. 16 년 전
swrom-lwitest.asc 12af1d5bce Add swrom-lwitest, a switch-ROM with lwitest.3 loaded, and 16 년 전
swrom-lwitest.asy 12af1d5bce Add swrom-lwitest, a switch-ROM with lwitest.3 loaded, and 16 년 전
swrom.asc 376ea0d90d Split main to main-jmptest, and add swrom-jmptest. 16 년 전
swrom.asy 9fc48c519a Change switch-ROM bits (from asm/guess.t assembled) to use $G_Vss and $G_Vdd, 16 년 전
swrom_test.asc 9fc48c519a Change switch-ROM bits (from asm/guess.t assembled) to use $G_Vss and $G_Vdd, 16 년 전
swrom_test.plt 78486c24b1 Clean up: remove Draft2 circuit, add v(address) to swrom_test.plt. 16 년 전
tbuf.asc 1c0cd268e8 Add a new tbuf subcircuit, two simple ternary inverters. 16 년 전
tbuf.asy 1c0cd268e8 Add a new tbuf subcircuit, two simple ternary inverters. 16 년 전
tcycle_down.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
tcycle_down.asy bb70144d49 Center all <InstName> attributes on the symbols. 16 년 전
tcycle_test.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
tcycle_test.plt 6bace237a7 Add cycle up gate, and add it to the tcycle_test test circuit. 16 년 전
tcycle_up.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
tcycle_up.asy bb70144d49 Center all <InstName> attributes on the symbols. 16 년 전
tg.asc 6947b90592 Improve reference designator names for dtflop-ms and 16 년 전
tg.asy bb70144d49 Center all <InstName> attributes on the symbols. 16 년 전
tg_test.asc ce05b26851 Add a working 3:1 multiplexer of custom design, using CMOS t-gates. 16 년 전
tg_test.plt 1f8779e9f7 Test the transmission gate (and it works). 16 년 전
tinv.asc 6d672e75f9 Changed 10k to 12k pull-middle resistors in all gates. 16 년 전
tinv.asy bb70144d49 Center all <InstName> attributes on the symbols. 16 년 전
tinv_test.asc f0376bfa82 Use better node and part names. 16 년 전
tinv_test.plt 733954ace9 Change the remaining circuits from microsecond to nanoscale time scale, 16 년 전
tnand.asc 3ed865b929 Support translating the 'tnand' subcircuit using bb.py. 16 년 전
tnand.asy 516ea2a9b9 Add "3" to symbol dyadic gates, so it is clearer that they are trinary. 16 년 전
tnand3.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
tnand3.asy bb70144d49 Center all <InstName> attributes on the symbols. 16 년 전
tnand_test.asc 7d6aff9338 Add MAX gate (inverted TNOR), untested. 16 년 전
tnand_test.plt 733954ace9 Change the remaining circuits from microsecond to nanoscale time scale, 16 년 전
tnor.asc cf170ccdf2 In tnor, label all nodes usefully. 16 년 전
tnor.asy 516ea2a9b9 Add "3" to symbol dyadic gates, so it is clearer that they are trinary. 16 년 전
tnor3.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
tnor3.asy bb70144d49 Center all <InstName> attributes on the symbols. 16 년 전
tnor3_test.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
tnor3_test.plt 733954ace9 Change the remaining circuits from microsecond to nanoscale time scale, 16 년 전
tnor_test.asc 7d6aff9338 Add MAX gate (inverted TNOR), untested. 16 년 전
tnor_test.plt 733954ace9 Change the remaining circuits from microsecond to nanoscale time scale, 16 년 전
tpower.asc 028cd72fb4 Add LTSpice circuits and symbols for D-type latch, PZN tri-flop, 16 년 전
tpower.asy 028cd72fb4 Add LTSpice circuits and symbols for D-type latch, PZN tri-flop, 16 년 전
tpower_test.asc 21b41aea34 Connect PMOS and NMOS bodies to Vdd and Vss, so the body effect will be taken 16 년 전
trit-0.asc c9971298c3 Name sp3t-{1,2,3} subcircuits in trit-{i,0,1} as sw_{i,0,1}, to easily distinguish. 16 년 전
trit-0.asy d002756e2c Make trit-X files for i,0,1; which look like switches set to either i, 0, or 1. 16 년 전
trit-1.asc c9971298c3 Name sp3t-{1,2,3} subcircuits in trit-{i,0,1} as sw_{i,0,1}, to easily distinguish. 16 년 전
trit-1.asy d002756e2c Make trit-X files for i,0,1; which look like switches set to either i, 0, or 1. 16 년 전
trit-i.asc c9971298c3 Name sp3t-{1,2,3} subcircuits in trit-{i,0,1} as sw_{i,0,1}, to easily distinguish. 16 년 전
trit-i.asy d002756e2c Make trit-X files for i,0,1; which look like switches set to either i, 0, or 1. 16 년 전
trit_reg3.asc ad1756634f In dtflop-msmo_test, show how dtflop-msmo and dtflop-ms2 differ. 16 년 전
trit_reg3.asy f54c7ee726 Change trit_reg3 (and therefore main) to use dtflop_ms, instead of dtflop_ms2. 16 년 전
trit_reg3_test.asc ad1756634f In dtflop-msmo_test, show how dtflop-msmo and dtflop-ms2 differ. 16 년 전
trit_reg3_test.plt b4e92805c2 Annonate the trit_reg3_test graph, which doesn't match http://jeff.tk/wiki/Image:3-Trit_Register_Timing_Diagram.png. 16 년 전
trit_test.asc 695ef87e1c Fix sp3t-2, so that trit_test correctly simulates and finds the operating points. 16 년 전
tsign3.asc 3e7c242041 Add 4-trit sign detector, rename 3-trit one to tsign3. 16 년 전
tsign3.asy 3e7c242041 Add 4-trit sign detector, rename 3-trit one to tsign3. 16 년 전
tsign4.asc 3e7c242041 Add 4-trit sign detector, rename 3-trit one to tsign3. 16 년 전
tsign4.asy 3e7c242041 Add 4-trit sign detector, rename 3-trit one to tsign3. 16 년 전
tsign_test.asc 149605f08a Sign detector board: use resistor network (PCB not laid out). 16 년 전
tsign_test.plt 9a65ad934c tsign_test: only test 4-trit sign detector. 16 년 전
ttlatch.asc 71b63dac86 Label all nodes meaningfully as possible. 16 년 전
ttlatch.asy f6fbb1ff28 Add T-type tri-latch with PZN inputs (untested). 16 년 전
ttlatch_test.asc a41b2905f7 Fix ttlatch, one of the inputs to a TNOR3 was miswired. 16 년 전
ttlatch_test.plt 253ebea37d At least the P, Z, and N inputs of ttlatch appear to work, when T=i. Have not 16 년 전